## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-167856

(43)公開日 平成8年(1996)6月25日

(51) Int.Cl. 6		識別記号	庁内整理番号	FI	技術表示箇所
H03M	7/46		9382-5K		
G06T	9/00				
H04N	1/41	В			
				G06F 15/66	330 E
				H 0 4 N 7/ 133	Z
			審查請求	未請求 請求項の数5 OL	(全 12 頁) 最終頁に続く
(21)出願番号	<del></del>	特顏平7-258953		(71) 出願人 000005821	N4-0.41


			松下電器產業株式会社	
(22)出顧日	平成7年(1995)10月5日		大阪府門真市大字門真1006番地	
		(72)発明者	藤原 美貴雄	
(31)優先権主張番号	特顯平6-246014		大阪府門真市大字門真1006番地	松下電器
(32)優先日	平6 (1994)10月12日		<b>産業株式会社内</b>	
(33)優先権主張国	日本 (JP)	(72)発明者	後井 良之	
			大阪府門真市大字門真1006番地	松下電器
			<b>産業株式会社内</b>	
		(72)発明者	石井 秀樹	
	·		大阪府門真市大字門真1006番地	松下電器

### (54) 【発明の名称】 ランレングス符号の復号回路

## (57) 【要約】

【課題】 高周波数の画素クロック信号にリアルタイム に対応できる高効率のランレングス復号回路を提供する。

【解決手段】 第1のスキャン変換用RAM131aに格納されている全てのデータワードを"0"に初期化した後に、ゼロランレングスデータワードに基づいて符号付レベルデータワードのみを第1のスキャン変換用RAM131aの中のジグザグスキャンアドレスで指定された位置の"0"に上書きする。このようにして1個のブロックを構成する8×8個の成分のうちの非零の成分のみを第1のスキャン変換用RAM131aに書き込んでいる間に、第2のスキャン変換用RAM131bに格納されている1個のブロックの読み出し及び初期化を行う。また、次のブロックの読み出し及び初期化を行う。また、次のブロックの読み出し及び初期に、第1のスキャン変換用RAM131aに格納されている1個のブロックの読み出し及び初期化を行う。



産業株式会社内 (74)代理人 弁理士 前田 弘 (外2名) 【特許請求の範囲】

【請求項1】 各々非零の成分に先行する零成分の個数 を表すゼロランレングスデータワードと、前記非零の成 分の値を表すレベルデータワードとで構成された複数の データセットを有するランレングス符号化されたデータ ストリームを復号するための回路であって、

1

前記データストリームの中のゼロランレングスデータワ ードと、対応するレベルデータワードとを1個ずつラッ チするための手段と、

スキャン変換のために一連のデータワードを各々所定の 10 位置に格納するための記憶手段と、

前記記憶手段に格納されているデータワードを全て雰の データワードに初期化するための初期化手段と、

前記ラッチされたゼロランレングスデータワードに基づ いて前記記憶手段の中の1個の零のデータワードに上書 きするように、前記ラッチされたレベルデータワードを 前記記憶手段に書き込むための書き込み手段と、

前記記憶手段に格納されているデータワードを順次読み 出すための読み出し手段とを備えたことを特徴とするラ ンレングス符号の復号回路。

【請求項2】 請求項1記載のランレングス符号の復号 回路において、

前記書き込み手段は、

保持している線形アドレスと、前記ラッチされたゼロラ ンレングスデータワードで表された零成分の個数と、1 とを加算することにより新たな線形アドレスを算出する ための加算器と、

前記算出された線形アドレスからジグザグスキャンアド レスを求め、該求めたジグザグスキャンアドレスを書き クアップテーブルとを備えたことを特徴とする復号回

【請求項3】 請求項1記載のランレングス符号の復号 回路において、

前記記憶手段は、2個のデュアルポートRAMを備え、 前記2個のデュアルポートRAMのうちの一方への前記 ラッチされたレベルデータワードの書き込み期間に、他 方のデュアルポートRAMに格納されているデータワー ドの読み出し及び初期化が行われることを特徴とする復 号回路。

【請求項4】 請求項3記載のランレングス符号の復号 回路において、

前記他方のデュアルポートRAMに格納されている1個 のデータワードの読み出し直後に、該データワードの初 期化が行われることを特徴とする復号回路。

【請求項5】 請求項1記載のランレングス符号の復号 回路において、

前記記憶手段は、3個のシングルポートRAMを備え、 前記3個のシングルポートRAMのうちのいずれか1個

間に、他の1個のシングルポートRAMに格納されてい るデータワードの読み出しと、更に他の1個のシングル ポートR AMに格納されているデータワードの初期化と が行われることを特徴とする復号回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ランレングス符号 の復号回路に関するものである。

[0002]

【従来の技術】動画像データの圧縮及び伸張に関する国 際標準として、ISO/IECのワーキング・グループ の名をとって一般にMPEG2 (Moving Picture Image Coding Experts Group Phase 2) と呼ばれている国際 標準が知られている。MPEG2によれば、動画像デー タは8×8画素のサイズのプロック又は16×16画素 のサイズのマクロブロックに分割され、ブロック単位又 はマクロブロック単位でデータ処理が行われる。

【0003】MPEG2に準拠した動画像データの圧縮 のためのイメージ符号化器は、DCT (Discrete Cosin e Transform , 離散コサイン変換) 回路と、量子化器 20 と、RLC (Run Length Coder, ランレングス符号化 器)と、VLC(Variable Length Coder ,可変長符号 化器)とを主な構成要素としている。DCT回路は、空 間領域のデータをブロック単位で周波数領域のデータに 変換するものである。この変換は、自然画像では一般的 に低周波数域にエネルギーの大部分が集約されるという 性質を利用して、非零で相対的に大きな値を有する係数 が低周波数域に偏在することをねらっている。量子化器 は、髙周波数域に対する人間の視覚の感受性が低周波数 込みアドレスとして前記記憶手段へ供給するためのルッ 30 域よりも低いことを利用して、DCT回路の結果のうち の高周波数域の係数をより粗く量子化する。これによ り、高周波数域の小さい値を持つ係数のほとんどが零成 分に変換される。RLCは、零成分が連なりやすいよう に量子化器の結果をジグザグにスキャンしながら、各々 非零の成分に先行する零成分の個数を表すゼロランレン グスデータワードと、該非零の成分の値を表すレベルデ ータワードとで構成された複数のデータセットを有する データストリームを生成するものである。このランレン グス符号化されたデータストリームは、VLCによっ て、ハフマンコード (Huffman code) のテーブルを用い ることにより可変長符号化される。

【0004】ここで、上記イメージ符号化器の中のRL Cのデータ処理について、図5~図7に示す例を参照し ながら説明する。図5は、量子化直後の1個のブロック を構成する8×8個の成分QF [v] [u] (0≦v≦ 7,0≦u≦7)の例を示している。図6に示すジグザ グスキャンの順序に関する規則に従って図5中の8×8 個の成分をスキャンしながら、ゼロランレングスデータ ワードとレベルデータワード(非零の成分に係るデータ への前記ラッチされたレベルデータワードの書き込み期 50 ワード) との対を順次求める。図7中の符号番号1~2

1は、求められた21対のデータワードを示しており、 これらはDCT回路の結果のうちの63個のAC(交 流)係数に対応している。v=0かつu=0の位置のD C (直流) 係数に対応するデータワードは符号番号 O に、EOB (End of Block) コードは符号番号22にそ れぞれ示されている。なお、EOBコードは、量子化器 の結果の中にこれ以降は非常の成分が存在しないことを 示す。図5~図7によれば、量子化器の結果において1 個のブロックを構成する8×8個の成分が、RLDの結 果ではDC係数に対応する1個のデータワードと、AC 係数に対応する21対のデータワードと、EOBコード とに圧縮される。

【0005】一方、元の動画像データを再生するための イメージ復号器は、上記イメージ符号化器に対応して、 VLD(Variable Length Decoder ,可変長符号復号 器)と、RLD (Run Length Decoder, ランレングス符 号復号器)と、逆量子化器と、IDCT (Inverse Disc rete Cosine Transform, 逆離散コサイン変換) 回路と を主な構成要素とする。

【0006】図4は、従来のイメージ復号器の中のRL Dの回路構成例を、その前段のVLDとともに示してい る。図4の復号回路は、VLD201と、1ピットラッ チ210と、第1のデータラッチ211と、データプリ セット付のダウンカウンタ212と、第2のデータラッ チ221と、アドレスカウンタ223と、ルックアップ テーブル226と、スキャン変換用RAM (Ranmom Acc ess Memory) 232とを備えたパイプライン構成をとっ ている。第1のデータラッチ211と、ダウンカウンタ 212と、第2のデータラッチ221とのビット長はそ 子200を介して供給される可変長符号化されたデータ ストリームは、VLD201へ供給される。クロック信 号202は、復号回路の同期動作のために、1ビットラ ッチ210と、第1のデータラッチ211と、ダウンカ ウンタ212と、第2のデータラッチ221と、アドレ スカウンタ223とに分配されるとともに、マスク回路 203及び信号線204を介してVLD201へも供給 される。

【0007】VLD201は、DC係数の可変長符号が データ入力端子200に与えられると、1個のブロック の始まりを示すプロックスタート信号を信号線205へ 供給する。また、VLD201は、AC係数の可変長符 号がデータ入力端子200に与えられると、非零の成分 に先行する

零成分の
個数を

表すゼロランレングスデータ ワードを信号線207へ、該非零の成分の絶対値を表す レベルデータワードを信号線208へ、該非零の成分が 正であるか負であるかを指定する1ビット情報を信号線\*

If S(n) = 0 then SLEVEL(n) = LEVEL(n)

If S(n) = 1 then SLEVEL(n) = (-LEVEL(n))... (2)

\*209へそれぞれ供給する。DC係数に係る復号結果 は、レベルデータとして信号線208及び209へ供給 される。更に、VLD201は、EOBに係る可変長符 号がデータ入力端子200に与えられると、EOB検出 信号を信号線206へ供給する。

【0008】信号線205上のブロックスタート信号を 受けたアドレスカウンタ223は、クロック信号202 に同期して計数値を初期値"0"から順番にカウントア ップし、該計数値を線形アドレスとして信号線224へ 供給する。また、アドレスカウンタ223は、計数値が "63(10進数表現)"になると、ブロックの終了を 示すパルス信号をプロック終了信号として信号線225 へ供給する。VLD201とアドレスカウンタ223と に接続されたRSフリップフロップ228は、初期状態 では信号線229を"L"レベルに保持しており、信号 線206上のEOB検出信号を受けたときに信号線22 9を "H" レベルにセットし、信号線225上のブロッ ク終了信号を受けたときに信号線229を"L"レベル にリセットする。

【0009】ルックアップテーブル226は、図6のジ グザグスキャンに対応した図8に示すアドレス変換テー ブルを持っており、信号線224上の線形アドレスをこ れに対応するジグザグスキャンアドレスに変換し、該ジ グザグスキャンアドレスを信号線227へ供給する。信 号線227上のジグザグスキャンアドレスは、スキャン 変換用RAM232に書き込みアドレスとして与えられ

【0010】信号線207上のゼロランレングスデータ ワードはダウンカウンタ212に、信号線208上のレ れぞれ、例えば16、8及び16である。データ入力端 30 ベルデータワードは第1のデータラッチ211に、信号 線209上の1ビット情報は1ビットラッチ210に、 それぞれクロック信号202に同期して取り込まれる。 ダウンカウンタ212は、プリセットされたゼロランレ ングスデータワードを、クロック信号202に同期しな がら"0"になるまでダウンカウントする。この計数動 作中は、ダウンカウンタ212の信号線213が "H" レベルに固定される結果、マスク回路203がVLD2 01~のクロック信号202の伝播を阻止し、VLD2 01は信号線207,208及び209の状態を保持す る。一方、第1のデータラッチ211に取り込まれたレ ベルデータワードは信号線215を介して、1ビットラ ッチ210に取り込まれた1ビット情報は信号線214 を介してそれぞれ正/負値切り替え部216へ供給され る。信号線215上のレベルデータワードをLEVEL (n) とし、信号線214上の1ビット情報をS(n) とするとき (図7の例ではn=0~21である。)、正 /負値切り替え部216は、

に従って符号付レベルデータワードSLEVEL (n) 50 を計算し、該符号付レベルデータワードを信号線218

へ供給する。

【0011】さて、ダウンカウンタ212の計数動作中は、該ダウンカウンタ212の他の信号線217も

"H"レベルに固定される結果、2本の信号線217及 び229上の信号を2入力とするNOR回路230が信 号線231上の選択信号を"H"レベルに固定する。信 号線231上の"H"レベルの選択信号の供給を受けた マルチプレクサ219は、固定データワード"0"を信 号線220へ供給する。ダウンカウンタ212の計数値 が "O"になると、信号線213及び217が "L" レ 10 ベルになる。この結果、VLD201は次の可変長符号 の復号結果を信号線207、208及び209へ供給 し、マルチプレクサ219は信号線218上の符号付レ ベルデータワードを信号線220へ供給する。EOBに 係る可変長符号がデータ入力端子200に与えられたと きには、前記のとおりVLD201がEOB検出信号を RSフリップフロップ228へ供給する結果、マルチプ レクサ219は再び固定データワード"0"を信号線2 20へ供給するようになる。以上のようにして信号線2 20上へ供給された固定データワード"0"と符号付レ 20 ベルデータワードとは、クロック信号202に同期して 第2のデータラッチ221に取り込まれる。第2のデー タラッチ221に順次取り込まれたデータワードは、信 号線222を介してスキャン変換用RAM232に書き 込みデータとして与えられる。この結果、一連のデータ ワードがスキャン変換用RAM232の中の前記信号線 227上のジグザグスキャンアドレスで指定された位置 に順次書き込まれ、図5に示すような8×8個の成分で 構成された1個のブロックがスキャン変換用RAM23 2の中に復元される。そして、スキャン変換用RAM2 32の中の8×8個の成分は、不図示の読み出し手段に よりデータ出力端子234を介して次段の逆量子化器へ 順次供給される。

#### [0012]

【発明が解決しようとする課題】上記のとおり、従来のRLDは、1個のブロックを構成する8×8個の成分のうちの非零の成分の個数にかかわらず、1個のブロックの処理にクロック信号202の中の8<sup>2</sup>個のクロックパルスを要した。

【0013】一方、カラー動画像の中の16×16画素 40のサイズのマクロブロックは、いわゆる4:2:0フォーマットによれば、輝度信号Yに関する4個のブロックと、色差信号Cb, Crに関する2個のブロックとの計6ブロックで構成される。各ブロックは、8×8個のデータ要素で構成される。つまり、上記従来のRLDによれば、4×8<sup>2</sup> 画素のサイズのマクロブロックを表す6×8<sup>2</sup> 個の成分のランレングス復号に、クロック信号202の中の6×8<sup>2</sup> 個のクロックパルスを要する。したがって、クロック信号202の周波数は、画案クロック信号の周波数の1.5倍以上であることが要求される。50

【0014】このことは、MPEG2の11種の仕様のうち現行テレビジョン方式の解像度に対応したメインレベルにおけるメインプロファイル(MP@ML)のように画案クロック信号の周波数が13.5MHz程度であれば、特に問題になることはない。なぜなら、他の条件をも考慮して、その4倍の54MHz程度の周波数を持つシステムクロック信号を容易に準備できるからであ

6

【0015】ところが、現行テレビジョン方式よりも解像度の高いHDTV (High Definition Television)方式に対応したMPEG2のハイ1440レベルにおけるメインプロファイル (MP@H1440) やハイレベルにおけるメインプロファイル (MP@HL) の場合には、画素クロック信号の周波数が40MHzを越える高い周波数であるので、上記従来のRLDではリアルタイムなランレングス復号の実現が困難である。

【0016】本発明の目的は、高周波数の画素クロック 信号にリアルタイムに対応できる高効率のランレングス 復号回路を提供することにある。

#### [0017]

【課題を解決するための手段】上記目的を達成するために、本発明は、スキャン変換用RAMに格納されているデータワードを予め全て"0"に初期化しておき、該スキャン変換用RAMの中の"0"に上書きするように、ゼロランレングスデータワードに基づいてレベルデータワードのみを該スキャン変換用RAMの中の対応する位置に書き込むこととしたものである。該スキャン変換用RAMへのレベルデータワードの書き込みアドレスは、線形アドレスを算出するための加算器と、該線形アドレスを算出するための加算器と、該線形アドレスで変換するためのルックアップテーブルとによって生成される。

【0018】特に、スキャン変換用RAMを2個のデュアルポートRAMで構成する場合には、一方のデュアルポートRAMへのレベルデータワードの書き込み期間に、他方のデュアルポートRAMに格納されているデータワードの読み出し及び初期化が行われる。この場合、1個のデータワードの読み出し直後に該データワードの初期化を行うのが好都合である。

【0019】また、スキャン変換用RAMを3個のシングルポートRAMで構成する場合には、いずれか1個のシングルポートRAMへのレベルデータワードの書き込み期間に、他の1個のシングルポートRAMに格納されているデータワードの読み出しと、更に他の1個のシングルポートRAMに格納されているデータワードの初期化とが行われる。

#### [0020]

【発明の実施の形態】図1は、本発明に係るRLD(ランレングス符号復号器)の回路構成例を、その前段のVLD(可変長符号復号器)とともに示している。図1の50 復号回路は、VLD101と、第1のデータラッチ10

8と、第2のデータラッチ109と、1ビットラッチ1 10と、第3のデータラッチ115と、アドレス加算器 119と、ルックアップテーブル122と、読み出し用 アドレス生成回路124と、初期化用アドレス生成回路 127と、第1のスキャン変換用RAM131aと、第 2のスキャン変換用RAM131bとを備えたパイプラ イン構成をとっている。第1及び第2のスキャン変換用 RAM131a, 131bは、各々デュアルポートRA Mで構成されている。アドレス加算器119とルックア ップテーブル122とは、書き込み用アドレス生成回路 118を構成するものである。第1のデータラッチ10 8と、第2のデータラッチ109と、第3のデータラッ チ115とのビット長はそれぞれ、例えば8、16及び 16である。データ入力端子100を介して供給される 可変長符号化されたデータストリームは、VLD101 へ供給される。クロック信号102は、復号回路の同期 動作のために、第1のデータラッチ108と、第2のデ ータラッチ109と、1ピットラッチ110と、第3の データラッチ115と、アドレス加算器119とに分配 される。また、VLD101へクロック信号102が直 接に供給される。

【0021】VLD101は、DC係数の可変長符号がデータ入力端子100に与えられると、1個のブロックの始まりを示すブロックスタート信号をクロック信号102に同期して信号線103へ供給する。また、VLD101は、AC係数の可変長符号がデータ入力端子100に与えられると、非零の成分に先行する零成分の個数を表すゼロランレングスデータワードを信号線105へ、該非零の成分の絶対値を表すレベルデータワードを信号線106へ、該非零の成分が正であるか負であるかを指定する1ビット情報を信号線107へそれぞれクロック信号102に同期して供給する。DC係数に係る復号結果は、レベルデータとして信号線106及び107へ供給される。更に、VLD101は、EOBに係る可\*

LADDR(n) = LADDR(n-1) + RUN(n) + 1 に従って新たな線形アドレスLADDR(n)を計算し、これを保持する。この新たな線形アドレスもまた、信号線121へ供給される。また、アドレス加算器119は、信号線120a上の第1の選択信号と信号線120b上の第2の選択信号とのうちのいずれか一方を40"H"レベルに、他方を"L"レベルにそれぞれ設定する機能を備えており、信号線104上のEOB検出信号を受け取るたびに該第1及び第2の選択信号の論理レベルをそれぞれ反転させる。

【0024】ルックアップテーブル122は、図6のジグザグスキャンに対応した図8に示すアドレス変換テーブルを持っており、信号線121上の線形アドレスをこれに対応するジグザグスキャンアドレスに変換し、該ジグザグスキャンアドレスを信号線123~供給する。

【0025】読み出し用アドレス生成回路124は、信 50 アドレスが、信号線126bには信号線125bと同じ

\*変長符号がデータ入力端子100に与えられると、EO B検出信号をクロック信号102に同期して信号線10 4へ供給する。

【0022】 信号線105上のゼロランレングスデータ ワードは第1のデータラッチ108に、信号線106上 のレベルデータワードは第2のデータラッチ109に、 信号線107上の1ビット情報は1ビットラッチ110 に、それぞれクロック信号102に同期して取り込まれ る。第1のデータラッチ108に取り込まれたゼロラン レングスデータワードは、信号線113へ供給される。 第2のデータラッチ109に取り込まれたレベルデータ ワードは信号線111を介して、1ビットラッチ110 に取り込まれた1ビット情報は信号線135を介してそ れぞれ正/負値切り替え部112へ供給される。信号線 111上のレベルデータワードをLEVEL (n)と し、信号線135上の1ビット情報をS(n)とすると き(図7の例ではn=0~21である。)、正/負値切 り替え部112は、前記の式(1)及び式(2)に従っ て符号付レベルデータワードSLEVEL (n) を計算 し、該符号付レベルデータワードを信号線114へ供給 する。信号線114上の符号付レベルデータワードは、 クロック信号102に同期して第3のデータラッチ11 5に取り込まれる。第3のデータラッチ115に取り込 まれた符号付レベルデータワードは、信号線116へ供 給される。

【0023】信号線103上のブロックスタート信号を受けたアドレス加算器119は、クロック信号102に同期して、保持している線形アドレスを"0"に初期化し、該線形アドレスを信号線121へ供給する。また、アドレス加算器119は、保持している線形アドレスをLADDR(n-1)とし、信号線113上のゼロランレングスデータワードをRUN(n)とするとき(図7の例ではn=1~21である。)、クロック信号102に同期して、

... (3)

号線120a上の第1の選択信号が"H"レベルである場合には信号線125bへ、信号線120b上の第2の選択信号が"H"レベルである場合には信号線125aへそれぞれ読み出しアドレスを供給する。信号線125a上の読み出しアドレスは第1のスキャン変換用RAM131bにそれぞれ与えられる。信号線125a上の読み出しアドレスに応じて第1のスキャン変換用RAM131bにそれぞれ与えられる。信号線125a上の読み出しアドレスに応じて第1のスキャン変換用RAM131aから読み出されたデータワードは第1のデータ出力端子134aへ、信号線125b上の読み出しアドレスに応じて第2のスキャン変換用RAM131bから読み出されたデータワードは第2のデータ出力端子134bへそれぞれ供給される。また、信号線126aには信号線125aと同じ読み出してよりによるが、信号線126aには信号線125aと同じ読み出してよりには信号線125aと同じ読み出してよりには信号線125aと同じ読み出してよりには信号線125aと同じ読み出してよりには信号線125aと同じ読み出してよりには信号線125aと同じ読み出しておりには信号線125aと同じ読み出してよりには信号線125aと同じ読み出してよりには信号線125aと同じ読み出してよりには信号線1205aと同じ記録を記述を記述を表する。

9

読み出しアドレスがそれぞれ供給される。

【0026】初期化用アドレス生成回路127は、信号線126a上に読み出しアドレスが供給されたときには、該読み出しアドレスと同じアドレスを、少し遅れたタイミングで初期化アドレスとして信号線128aへ供給する。また、初期化用アドレス生成回路127は、信号線126b上に読み出しアドレスが供給されたときには、該読み出しアドレスと同じアドレスを、少し遅れたタイミングで初期化アドレスとして信号線128bへ供給する。

【0027】第1及び第2のスキャン変換用RAM13 1a, 131bの周辺には、第1及び第2のデータマル チプレクサ129a, 129bと、第1及び第2のアド レスマルチプレクサ132a, 132bとが設けられて いる。第1のデータマルチプレクサ129aは、信号線 120a上の第1の選択信号が"H"レベルである場合 には信号線116上の符号付レベルデータワードを、該 第1の選択信号が"L"レベルである場合には信号線1 17上の固定データワード"0"をそれぞれ信号線13 Oaへ供給する。信号線130a上のデータワードは、 第1のスキャン変換用RAM131aに書き込みデータ として与えられる。第2のデータマルチプレクサ129 bは、信号線120b上の第2の選択信号が"H"レベ ルである場合には信号線116上の符号付レベルデータ ワードを、該第2の選択信号が "L" レベルである場合 には信号線117上の固定データワード"0"をそれぞ れ信号線1306へ供給する。信号線1306上のデー タワードは、第2のスキャン変換用RAM131bに書 き込みデータとして与えられる。第1のアドレスマルチ プレクサ132aは、信号線120a上の第1の選択信 号が "H" レベルである場合には信号線123上のジグ ザグスキャンアドレスを、該第1の選択信号が"L"レ ベルである場合には信号線128a上の初期化アドレス をそれぞれ信号線133aへ供給する。信号線133a 上のアドレスは、第1のスキャン変換用RAM131a に書き込みアドレスとして与えられる。第2のアドレス マルチプレクサ132bは、信号線120b上の第2の 選択信号が "H" レベルである場合には信号線123上 のジグザグスキャンアドレスを、該第2の選択信号が "L"レベルである場合には信号線128b上の初期化 アドレスをそれぞれ信号線133bへ供給する。信号線 133b上のアドレスは、第2のスキャン変換用RAM

【0028】図1の復号回路によれば、第1のスキャン変換用RAM131aに格納されている全てのデータワードが"0"に初期化された後に、ゼロランレングスデータワードに基づいて符号付レベルデータワードのみが該第1のスキャン変換用RAM131aの中のジグザグスキャンアドレスで指定された位置の"0"に上書きされる。このようにして1個のブロックを構成する8×8

131bに書き込みアドレスとして与えられる。

個の成分のうちの非零の成分のみが第1のスキャン変換用RAM131aに書き込まれている間に、第2のスキャン変換用RAM131bに格納されている1個のブロックの読み出し及び初期化が行われる。また、次のブロックの非零の成分のみが第2のスキャン変換用RAM131bに書き込まれている間に、第1のスキャン変換用RAM131aに格納されている1個のブロックの読み

出し及び初期化が行われる。

10

【0029】例えば、第1のスキャン変換用RAM13 1 a の書き込みが実行されるモードにおいて、DC係数 の可変長符号に続いて、VLD101が"3"のゼロラ ンレングスデータワードRUN(n)と、"2"のレベ ルデータワードLEVEL(n)と、"0"の1ビット 情報S(n)とを生成するようなAC係数の可変長符号 がデータ入力端子100に与えられたものとする。この とき、アドレス加算器119は、"0"の線形アドレス LADDR (n-1)を信号線121へ供給した後、式 (3) に従って"4(10進数表現)"の線形アドレス LADDR(n)を信号線121へ供給する。したがっ て、ルックアップテーブル122は、図8に示すアドレ ス変換テーブルに従って、"000 000(2進数表 現)"の次に"001 001 (2進数表現)"のジグ ザグスキャンアドレスを第1のスキャン変換用RAM1 31aへ供給する。第3のデータラッチ115は、DC 係数に係る符号付レベルデータワードSLEVEL(n -1) の次に、式(1) から得られた"+2"の符号付 レベルデータワードSLEVEL (n) を第1のスキャ ン変換用RAM131aへ供給する。したがって、第1 のスキャン変換用RAM131aの中のジグザグスキャ ンアドレス"000 000"で指定された位置の "0"がDC係数に係る符号付レベルデータワードSL EVEL (n-1) に書き替えられた後、ジグザグスキ ャンアドレス"001 001"で指定された位置の "0"が"+2"の符号付レベルデータワードSLEV EL(n)に書き替えられる。この際、線形アドレス "2"及び"3"の各々に対応するジグザグス キャンアドレスで指定された位置の"0"は第1のスキ ャン変換用RAM131aの中にそのまま残る。以下同 様にして、AC係数の可変長符号がデータ入力端子10 0に与えられるたびに、第3のデータラッチ115に取 り込まれた符号付レベルデータワードが、第1のスキャ ン変換用RAM131aの中の対応する位置の"0"に 上掛きされる。

【0030】以上のとおり、図1の復号回路によれば、スキャン変換用RAM(例えば131a)に格納されている全てのデータワードを予め"0"に初期化しておき、該スキャン変換用RAMに符号付レベルデータワードのみをクロック信号102に同期して書き込むこととしたので、1個のブロックを構成する8×8個の成分のうちの非零の成分の個数に応じて、1個のブロックの処

理に要するクロック信号102の中のクロックパルスの数が8<sup>2</sup> 個よりかなり少なくなる。したがって、カラー動画像の中の16×16画素のサイズのマクロブロック(4:2:0フォーマット)を処理する場合でも、画案クロック信号と同じ周波数を有するクロック信号102を使用できる。なぜなら、図1の復号回路によれば、画案クロック信号の周波数が40MHzを越える高い周波数であっても、クロック信号102の中の4×8<sup>2</sup> 個よりも少ない数のクロックパルスで、マクロブロックを表す6×8<sup>2</sup> 個の成分のリアルタイムなランレングス復号 10を容易に実現できるからである。

【0031】上記第1のデータ出力端子134a上に読み出されたデータワードは各々パイプライン構成を持つ1組の逆量子化器及びIDCT回路へ、第2のデータ出力端子134b上に読み出されたデータワードは各々パイプライン構成を持つ他の1組の逆量子化器及びIDCT回路へそれぞれ供給されるのが好都合である。複数のパイプラインの並列動作によって、図1の復号回路の有効な活用ができる。

【0032】なお、3個以上のデュアルポートRAMを 20 用いても同様の効果が得られるのは明らかである。また、上記の例では1個のデータワードを読み出すたびに該データワードを"0"に初期化することとしたが、1個のブロックの読み出し完了後に該ブロックの初期化を開始することとしてもよい。ただし、1個のブロックを構成する8×8個の成分のうちの非零の成分の書き込みが完了するまでに、先行ブロックの読み出し及び初期化が完了していなければならない。

【0033】図1の復号回路において、先行ブロックの初期化完了時に初期化用アドレス生成回路127がアド 30レス加算器119へ書き込み要求信号を供給するようにしてもよい。アドレス加算器119は、この書き込み要求信号を受け取るまでは、信号線104上のEOB検出信号を受け取っても信号線120a上の第1の選択信号と信号線120b上の第2の選択信号とを反転しないで待ち、かつVLD101へウェイト信号を与える。このようにすれば、前記先行ブロックの語み出し及び初期化と、次のブロックの書き込みとが完了した後に初めて、更に次のブロックの書き込みが開始することとなる。なお、第1及び第2のスキャン変換用RAM131a,1 4031bの中のブロックの読み出し及び初期化を高速化するためには、複数データワード単位の読み出し及び初期化の実行などが効果的である。

【0034】図2は、各々シングルポートRAMで構成された第1、第2及び第3のスキャン変換用RAM131a,131b,131cを備えた本発明に係る他の復号回路の構成の一部を示している。この復号回路は、図1中のVLD101、第1のデータラッチ108、第2のデータラッチ109、1ビットラッチ110、正/負値切り替え部112及び第3のデータラッチ115と同50

様の回路ブロックをも備えたものであるが、このうちの 第3のデータラッチ115以外の回路ブロックの図示は 図2では簡略化のために省略されている。

12

【0035】図2中のアドレス加算器119は、信号線 103にブロックスタート信号が供給された場合には、 クロック信号102に同期して、保持している線形アド レスを"0"に初期化し、該線形アドレスを信号線12 1へ供給するとともに、信号線152ヘトリガ信号を供 給する。また、アドレス加算器119は、保持している 線形アドレスをLADDR (n-1) とし、信号線11 3上のゼロランレングスデータワードをRUN (n) と するとき、前記の式(3)に従って新たな線形アドレス LADDR (n) をクロック信号102に同期して計算 し、これを保持する。この新たな線形アドレスもまた、 信号線121へ供給される。また、アドレス加算器11 9は、信号線151上の2ビット情報を"00"、"1 0"及び"01"にサイクリックに設定する機能を備え ており、信号線104上のEOB検出信号を受け取るた びに該2ビット情報を"00"から"10"へ、"1 0"から"01"へ、"01"から"00"へと更新す

【0036】図2中のルックアップテーブル122は、図6のジグザグスキャンに対応した図8に示すアドレス変換テーブルを持っており、信号線121上の線形アドレスをこれに対応するジグザグスキャンアドレスに変換し、該ジグザグスキャンアドレスを信号線123へ供給する。

【0037】信号線152上のトリガ信号は、読み出し・初期化用アドレス生成回路159に供給される。読み出し・初期化用アドレス生成回路159は、信号線152上のトリガ信号を受けて、読み出し兼初期化アドレスを信号線160へ順次供給する動作を開始する。

【0038】信号線151上の2ビット情報は、デコーダ153に供給される。デコーダ153の内部構成例が図3(a)に示されている。デコーダ153は、信号線151上の2ビット情報を構成する上位ビット151.1と下位ビット151.0とを各々の2入力とした4個の論理回路171,172,173,175と、上位ビット151.1を入力としたインバータ174と、下位ビット151.0を入力としたインバータ176とを備えている。デコーダ153は、6本の出力信号線154a,154b,154c,155a,155b,155cを持つている。このデコーダ153の真理値表を図3(b)に示す。

【0039】図2中の第1、第2及び第3のスキャン変換用RAM131a,131b,131cの周辺には、第1、第2及び第3のデータマルチプレクサ129a,129b,129cと、第1、第2及び第3の非反転制御バッファ156a,156b,156cと、第1、第2及び第3の反転制御バッファ158a,158b,1

58cと、第1、第2及び第3のアドレスマルチプレク サ132a, 132b, 132cとが設けられている。 【0040】第1のデータマルチプレクサ129aは、 信号線154a上の選択信号が"H"レベルである場合 には信号線116上の符号付レベルデータワードを、該 選択信号が"L"レベルである場合には信号線117上 の固定データワード"O"をそれぞれ信号線130aへ 供給する。第1の非反転制御パッファ156aは、信号 線155a上の制御信号が"H"レベルである場合には 信号線130a上のデータワードを信号線157aへ供 10 給し、該制御信号が"L"レベルである場合には自己の 出力をハイインピーダンス状態に保つ。信号線157a 上へ供給されたデータワードは第1のスキャン変換用R AM131aに与えられる。第1の反転制御バッファ1 58 a は、信号線155 a 上の制御信号が "L" レベル である場合には第1のスキャン変換用RAM131aか ら信号線157a上に読み出されたデータワードをデー タ出力端子134へ供給し、該制御信号が"H"レベル である場合には自己の出力をハイインピーダンス状態に 保つ。第1のアドレスマルチプレクサ132aは、信号 線154a上の選択信号が"H"レベルである場合には 信号線123上のジグザグスキャンアドレスを、該選択 信号が "L" レベルである場合には信号線160上の読 み出し兼初期化アドレスをそれぞれ信号線133aへ供 給する。信号線133a上のアドレスは第1のスキャン 変換用RAM131aに与えられる。第2のデータマル チプレクサ129b、第2の非反転制御バッファ156 b、第2の反転制御バッファ158b、第2のアドレス マルチプレクサ132b及び信号線130b,133 b, 154b, 155b, 157bは、第2のスキャン 変換用RAM131bのために設けられたものであっ て、第1のデータマルチプレクサ129a、第1の非反 転制御バッファ156a、第1の反転制御バッファ15 8 a、第1のアドレスマルチプレクサ132a及び信号 線130a, 133a, 154a, 155a, 157a にそれぞれ対応する。第3のデータマルチプレクサ12 9 c、第3の非反転制御バッファ156 c、第3の反転 制御パッファ158c、第3のアドレスマルチプレクサ 132 c及び信号線130 c, 133 c, 154 c, 1 55c, 157cは、第3のスキャン変換用RAM13 1 c のために設けられたものであって、第1のデータマ ルチプレクサ129a、第1の非反転制御バッファ15 6a、第1の反転制御バッファ158a、第1のアドレ スマルチプレクサ132a及び信号線130a, 133 a, 154a, 155a, 157aにそれぞれ対応す る。

【0041】図2の復号回路によれば、第1のスキャン 変換用RAM131aに格納されている全てのデータワードが"0"に初期化された後に、ゼロランレングスデ ータワードに基づいて符号付レベルデータワードのみが

該第1のスキャン変換用RAM131aの中のジグザグ スキャンアドレスで指定された位置の"0"に上掛きさ れる。このようにして1個のブロックを構成する8×8 個の成分のうちの非零の成分のみが第1のスキャン変換 用RAM131aに書き込まれている間に、第2のスキ ャン変換用RAM131bに格納されている1個のブロ ックの読み出しと、第3のスキャン変換用RAM131 cに格納されている1個のプロックの初期化とが行われ る。また、次のブロックの非奪の成分のみが第3のスキ ャン変換用RAM131cに書き込まれている間に、第 1のスキャン変換用RAM131aに格納されている1 個のブロックの読み出しと、第2のスキャン変換用RA M131bに格納されている1個のブロックの初期化と が行われる。更に次のブロックの非零の成分のみが第2 のスキャン変換用RAM131bに書き込まれている間 に、第3のスキャン変換用RAM131cに格納されて いる1個のブロックの読み出しと、第1のスキャン変換 用RAM131aに格納されている1個のブロックの初 期化とが行われる。したがって、図2の復号回路によれ ば、図1の場合と同様に、髙周波数の画素クロック信号 にリアルタイムに対応した高効率のランレングス復号を 実現できる。

14

【0042】なお、4個以上のシングルポートRAMを 用いても同様の効果が得られるのは明らかである。1個 のブロックの読み出し完了後に該ブロックを初期化する 場合には、2個のシングルポートRAMで十分である。 【0043】図2の復号回路において、第1の先行プロ ックの初期化と第2の先行ブロックの読み出しとが完了 した時点で読み出し・初期化用アドレス生成回路159 がアドレス加算器119へ書き込み要求信号を供給する ようにしてもよい。アドレス加算器119は、この書き 込み要求信号を受け取るまでは、信号線104上のEO B検出信号を受け取っても信号線151上の2ビット情 報を更新しないで待ち、かつVLD101へウェイト信 号を与える。このようにすれば、前記第1の先行ブロッ クの初期化と、前記第2の先行ブロックの読み出しと、 次のブロックの書き込みとが完了した後に初めて、更に 次のブロックの書き込みが開始することとなる。なお、 第1、第2及び第3のスキャン変換用RAM131a, 131b, 131cの中のブロックの読み出し及び初期 化を高速化するためには、複数データワード単位の読み 出し及び初期化の実行などが効果的である。

#### [0044]

【発明の効果】以上説明してきたとおり、本発明によれば、スキャン変換用RAMに格納されているデータワードを予め全て"0"に初期化しておき、該スキャン変換用RAMの中の"0"に上書きするように、ゼロランレングスデータワードに基づいてレベルデータワードのみを該スキャン変換用RAMの中の対応する位置に書き込むこととしたので、高周波数の画案クロック信号にリア

ルタイムに対応できる髙効率のランレングス復号回路を 提供することができる。

#### 【図面の簡単な説明】

【図1】本発明に係る復号回路の構成例を示すプロック

【図2】本発明に係る他の復号回路の構成例の一部を示 すプロック図である。

【図3】(a)は図2中のデコーダの内部構成例を示す 回路図であり、(b)はその真理値表を示す図である。

【図4】従来の復号回路の構成例を示すブロック図であ 10 123 信号線(ジグザグスキャンアドレス)

【図5】量子化直後の1個のブロック中の成分の例を示 す図である。

【図6】ジグザグスキャンの順序に関する規則の例を示 す図である。

【図7】ランレングス符号化されたデータストリームの 例を示す図である。

【図8】図6に対応したアドレス変換テーブルの例を示 す図である。

#### 【符号の説明】

- 100 データ入力端子
- 101 可変長符号復号器 (VLD)
- 102 クロック信号
- 103 信号線(プロックスタート信号)
- 104 信号線 (EOB検出信号)
- 105 信号線(ゼロランレングスデータワード)
- 106 信号線 (レベルデータワード)
- 107 信号線(レベルデータワードの正負を表す1ビ ット情報)
- 108 第1のデータラッチ
- 109 第2のデータラッチ
- 110 1ピットラッチ
- 111 信号線 (ラッチされたレベルデータワード)
- 112 正/負値切り替え部
- 113 信号線(ラッチされたゼロランレングスデータ ワード)
- 114 信号線(符号付レベルデータワード)

115 第3のデータラッチ

116 信号線(ラッチされた符号付レベルデータワー K)

16


- 117 信号線(固定データワード"0")
- 118 書き込み用アドレス生成回路
- 119 アドレス加算器
- 120a, 120b 信号線 (選択信号)
- 121 信号線 (線形アドレス)
- 122 ルックアップテーブル
- - 124 読み出し用アドレス生成回路
  - 125a, 125b 信号線(読み出しアドレス)
  - 126a, 126b 信号線 (読み出しアドレス)
  - 127 初期化用アドレス生成回路
  - 128a, 128b 信号線(初期化アドレス)
  - 129a, 129b, 129c データマルチプレクサ
  - 130a, 130b, 130c 信号線
  - 131a, 131b, 131c スキャン変換用RAM
  - 132a, 132b, 132c アドレスマルチプレク
- 20 サ
  - 133a, 133b, 133c 信号線
  - 134, 134a, 134b データ出力端子
  - 135 信号線(ラッチされた1ビット情報)
  - 151 信号線(2ビット情報)
  - 151.0 2ビット情報の下位ビット
  - 151.1 2ビット情報の上位ビット
  - 152 信号線 (トリガ信号)
  - 153 デコーダ
  - 154a, 154b, 154c 信号線 (選択信号)
- 30 155a, 155b, 155c 信号線 (制御信号)
  - 156a, 156b, 156c 非反転制御パッファ
  - 157a, 157b, 157c 信号線
  - 158a, 158b, 158c 反転制御バッファ
  - 159 読み出し・初期化用アドレス生成回路
  - 160 信号線(読み出し兼初期化アドレス)
  - 171, 172, 173, 175 2入力論理回路
  - 174, 176 インバータ


【図5】

	[0	1	2	3	·4	5	6	0 0 0 -1 0 0
0	29	0	0	1	0	1	-1	0
1	2	0	0	0	0	-1	0	0
2	0	1	-1	0	0	0	0	0
3	1	0	0	0	1	0	0	-1
4	1	-1	-1	1	0	1	0	0
5	-1	1	0	ı	0	1	0	0
6	0	1	0	1	0	0	0	0
v 7	٥	a		n	Λ	A	۸	Λ.

[図6]

	LO	1	2	3	4	5	8	28 42 43 53 54 60 81 83
0	0	1	5	6	14	15	27	28
1	2	4	7	13	16	26	29	42
2	3	· 8	12	17	25	30	41	48
3	9	11	18	24	31	40	44	53
4	10	18	23	32	39	45	52	54
5	20	22	33	38	48	51	55	60
6	21	34	37	47	60	58	59	61
v 7	35	38	48	49	57	58	82	63







入力 吊· n 151.1 151.0 154a 154b 154c 155a 155b 155c L(0) L(0) Н L Н L Н L(0)H(1) Н Н Н L H(1) L(0) L Н L н Н

(b)

【図2】



[図4]



【図7】

符号番号	ゼロランレングスデータ	非常の成分データ	備考
0		2 9	DC係数
1	1	2	AC保教
2	3	1	ļ
3	1	1	Ī
4	0	1	
5	0	1	l
6	1	-1	
7	2	1	
8	3	-1	
9	O .	-1	
10	1	1	
1 1	0	-1	
1 2	2	-1	
1 3	0	-1	
14	3	1	
15	0	1	
1 6	1	1	
17	3	1	
18	6	1	
19	1	1	
20	3	1	
21	1	-1	
2.2	End of Block		

【図8】

継形アドレス	ジグザグスキャンアドレス	雑形アドレス	ジグザグスキャンアドレス
10准数表现	2進数表現	107882838	2遊費表現
0	000 000	32	100 011
1	000 001	33	101 010
2.	001 000	34	110 001
9	010 000	35	111 000
4	001 001	38	111 001
6	000 010	97	110 010
6	000 011	88	101 011
7	001 010	3 9	100 100
8	010 001	40	011 101
9	011 000	41	010 110
10	100 000	42 -	001 1.11
11	011 001	43	010 111
12	010 010	44	011 118
13	001 011	4.5	100 101
1.4	000 100	46	101 100
15	000 101	47	110 011
16	001 100	48	111 010
17	010 011	49	111 011 .
18	011 010	50	110 100
1 9	100 001	51	101 101
20	101 000	52	100 110
21	110 000	5 3	011 111
22	101 001	5.4	100 111
29	100 010	5 5	101 110
24	011 011	56	110 101
25	010 100	57	111 100
26	001 101	58	111 101
27	. 000 110	5 9	110 110
28	000 111	80	101 111
29	001 110	61	110 111
30	010 101	6.2	111 110
31	011 100	6.3	111 111

(12)

特開平8-167856

フロントページの続き

H 0 4 N 7/30

(51) Int. Cl. <sup>6</sup>

識別記号 庁内整理番号 FI

技術表示箇所

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.